# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

04-284523

(43)Date of publication of application: 09.10.1992

G06F 3/00

H01R 13/64

H01R 23/68

(21)Application number: 03-048525

(71)Applicant:

**MEIDENSHA CORP** 

(22)Date of filing:

14.03.1991

(72)Inventor:

SENOO TOSHIYA


# (54) LIVE LINE INSERTING AND EXTRACTING SYSTEM

(51)Int.CI.

PURPOSE: To improve a working rate by preventing the disturbance of a bus signal, and preventing the breakdown of the electronic parts of a corresponding printed board or the malfunction of another printed board when an electronic device consisting of the printed board and a back plane is inserted or extracted for maintenance of inspection.

etc., while electricity being applied.

CONSTITUTION: The printed board 1 and the back plane 2 are connected through connectors 5 and 6, and the connectors 5, 6 are made into sequence connectors which are different in the lengthes of their terminals and constitute a three-stage sequence by the combination of their lengthes. On the other hand, the bus signal to/from the back plane is classified into three kinds of power supply, a signal for bus lock, and other bus signals, and they are assigned to each of the three- stage sequence, and the procedure of the first insertion-last extraction of the power supply and the lock of a bus buffer circuit are surely executed. Thus, the order of power supply &rarr, bus signal &rarr, signal for bus lock is secured at the time of the insertion, and the order of signal for bus lock &rarr, bus signal &rarr, power supply is secured at the time of the extraction.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japanese Patent Office

### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

### (11)特許出願公開番号

# 特開平4-284523

(43)公開日 平成4年(1992)10月9日

(51) lnt.Cl. <sup>5</sup>		識別記号	庁内整理番号	FI	技術表示箇所
G06F	3/00	В	8323-5B		
H01R	13/64		7331-5E		
	23/68	J	6901-5E		

### 審査請求 未請求 請求項の数1(全 5 頁)

(21)出願番号	特顏平3-48525	(71)出願人	000006105
(22)出顧日	平成3年(1991)3月14日		株式会社明電舎 東京都品川区大崎2丁目1番17号
		(72)発明者	妹尾 利哉
			東京都品川区大崎2丁目1番17号 株式会
			社明電舎内
		(74)代理人	弁理士 志賀 富士弥 (外1名)

### (54) 【発明の名称】 活線挿抜方式

## (57)【要約】

【目的】 プリント板とパックプレーンとで成る電子装置を保守点検等のために通電状態のまま挿抜する際に、パス信号の擾乱を防ぎ、当該プリント板の電子部品の破壊や他プリント板の誤動作を防止して、稼働率を向上させる。

【構成】 ブリント板1とパックブレーン2とをコネクタ5及び6を介して接続するものとし、そのコネクタ5及び6は、端子の長さが異なり、その長さの組合わせで3段シーケンスを構成するシーケンスコネクタとする。一方で、パックブレーンとのパス信号を電源、パスロック用信号、その他のパス信号の3つに分類し、前記3段シーケンスのそれぞれに割当て、電源の先挿入−後抜去の手順とパスパッファ回路のロックとを確実に行う。これにより挿入時に電源→パス信号→パスロック用信号の順が確立し、抜去時にパスロック用信号→パス信号→電源の順が確立する。

# 本発明の一実施例の斜視図 1 … ブリント板 4 … サブラック 2 … バックブレーン 5 … ブラゲ 3 … 電源 6 … ソケット

### 【特許請求の範囲】

【請求項1】 複数のプリント板とプリント板相互のパ ス信号を接続するパターンが施されたパックプレーンと で成る電子装置を通電状態のまま挿抜する活線挿抜方式 において、端子の長さが異なり、その長さの組合わせで 3段シーケンスを構成するシーケンスコネクタを介して ・プリント板とパックプレーンとを接続するものとし、パ ックプレーンとのパス信号を電源、パスロック用信号、 その他のパス信号の3種類に分類し、前記3段シーケン スのそれぞれに割当て、挿入時には電源→パス信号→パ 10 スロック用信号の順に投入し、抜去時にはパスロック用 信号→バス信号→電源の順に抜去することができ、挿入 時は電源端子投入と同時にONになり、パスロック用信 号端子が投入されてOFFし、抜去時はパスロック用信 号が抜去後ONになり、電源端子が抜去されるまでON を継続するパスロック信号を生成し、それを使ってパッ クプレーンに接続される信号のパスパッファ回路をロッ クするパスロック回路を設け、活線挿抜時、電源の先挿 入。後抜去の手順とパスパッファ回路のロックを確実に 行うことを特徴とする活線挿抜方式。

### 【発明の詳細な説明】

### [0001]

【産業上の利用分野】本発明は、プロセッサ、プログラマブルコントローラ、テレコン等の電子装置を保守や点検のため活線のまま挿抜するプリント板の活線挿抜方式に関する。

### [0002]

【従来の技術】一般に、保守点検等のためにプリント板 をコネクタに挿入したり抜去したりする際には、プリン ト板の信号ラインと電源ラインが同時に"接"又は 30 "断"になり、特に共通のバスラインを使用している場 合は、このパスラインにノイズが発生し、他のプリント 板の回路動作に悪影響を与える。このため、信号と電源 が供給されている状態でプリント板をコネクタから挿抜 する活線挿抜は従来は不可能であった。図6は、プリン ト板とバックプレーンの間で授受される信号及び回路の 一例を示す説明図である。同図において、1はプリント 板、2はパックプレーンで、プリント板1は、パックプ レーン2から、電源3の他にアドレスパス21、データ パス22及びコントロールパス23等による多くの信号 40 をパッファ11,12及び13経由でプリント板内部回 路14と授受している。これらの信号を授受状態のまま で、プリント板1を挿抜すると、バックプレーン2上の バス信号を乱し、他のプリント板の誤動作や活線挿抜し たプリント板上の電子部品の故障を招く。

【0003】これはシステムの能率的な保守管理を害する恐れがあり、本発明の出願人も、特開1-148 る。挿入時には、電源1-148 が、本発明の出願人も、特開1-148 な。挿入時には、電源1-148 が、大スロック用信号の順に投入し、抜去時には、バスロック用信号1-148 が、大器での順で確実に抜去する。バスロック用信号は、挿とにより活線挿抜時のバス信号への影響を軽減し、影響 50 入時は電源端子投入と同時1-148 で、スロック用

2

を受けた場合にはプロトコルによる教済を行う方式を提案している。また実公昭58-24394号公報や実公昭59-4468号公報では信号と電源との同時投入を避けることにより前配ノイズの発生を避ける方式を提案している。

### [0004]

【発明が解決しようとする課題】しかしながら、シリアルパスによる従来の活線挿抜方式は、パラレルパス方式が多数の信号を同時に授受可能なのに比較して性能が悪いうえ、パラレル信号とシリアル信号との相互変換回路が必要でコスト高になり、しかも、VMEBUSやMullibus 2 等の国際標準 CPUパスを採用しているプリント板には適用できない。

【0005】本発明は、このような課題に鑑みて創案されたもので、どのようなプリント板でも通電状態のまま故障プリント板を交換したり、計装システムではシステム全体を停止せずにループを増設又は削除することができ、その活線挿抜時にバス信号の優乱や他基板の誤動作を防ぎ、装置とシステムの稼働率を向上させる活線挿抜の式を提供することを目的としている。

### [0006]

【課題を解決するための手段】本発明における上記課題を解決するための手段は、複数のプリント板とプリント板相互のパス信号を接続するパターンが施されたパックプレーンとで成る電子装置を通電状態のまま挿抜する活線挿抜方式において、端子の長さが異なり、その長さの組合わせで3段シーケンスを構成するシーケンスコネクタを介してプリント板とパックプレーンとを接続するものとし、パックプレーンとのパス信号を電源、パスロック用信号、その他のパス信号の3種類に分類し、前記3段シーケンスのそれぞれに割当て、電源の先挿入一後抜去の手順とパスパッファ回路のロックとを確実に行い、挿入時には電源→パス信号→パスロック用信号の順に投入し、抜去時にはパスロック用信号→パス信号→電源の順に抜去する活線挿抜方式によるものとする。

### [0007]

【作用】本発明は、市販のシーケンスコネクタを利用して、プリント板の活線挿抜を実現するものである。一般に、電子装置は、固有の機能を備えたプリント板とプリント板相互の信号授受のためパス信号パターンが施されたパックプレーンとで構成されているが、本発明では、端子の長さが異なるシーケンスコネクタで接続することにより、プラグやソケットの長さの異なる端子の組合わせで3段シーケンスに構成し、一方でパックプレーンとのパス信号を電源。パスロック用信号,それ以外のパス信号に分類し、前記3段シーケンスのそれぞれに割当てる。挿入時には、電源→パス信号→パスロック用信号の順に投入し、抜去時には、パスロック用信号→パスロック用信号は、挿入時は電源端子投入と同時にONになり、パスロック用

信号端子が投入されるとOFFし、抜去時はバスロック用信号端子が抜去後ONになり、電源端子が抜去されるまでONを継続するように生成され、これを使って信号のパスパッファをロックするパスロック回路がプリント板に実装されている。活線挿抜時に、電源の先挿入一後抜去手順とパスパッファ回路のロックとを確実に行えば、バス信号の優乱を防止でき、挿抜を行うプリント板に実装されている電子部品の破壊を防ぐことも可能である。

### [0008]

【実施例】以下、図面を参照して、本発明の実施例を詳細に説明する。図1は、本発明を実施した電子装置のラック構成の一例を示す部分破裁解視図である。図中、1はプリント板、2はパックプレーン、3は電源、4はサプラックで、プリント板1とパックプレーン2とはコネクタにより接続される。コネクタには、接栓タイプのとDIN (Deutsche Industrie Normen) コネクタタイプと2種類があり、いずれも本発明に適用可能であるが、本実施例ではDINコネクタタイプのものを用い、\*

\*プラグ5をプリント板1に取り付け、ソケット6をパックプレーン2に取り付けて、それらを嵌合することでプリント板1とパックプレーン2とを接続するようになっている。プラグ5及びソケット6としては、図2(a)および(b)に示すような端子の長さが標準よりも長いシーケンス端子を有するものが公知であり、これを使用するとプリント板の挿抜に際して特定の信号の先挿入一後抜去が可能になる。

【0009】本発明では、ブリント板1がパックブレー 2と授受する信号を3種類、即ち電源、パスロック用信号、その他の信号に分類する。これらは前配シーケンスコネクタを使用して、シーケンス端子と標準端子を分類毎に使い分け、ブリント板を活線挿抜した際の信号の投入及び除去に時間差を設ける。下表は、各信号端子を3段シーケンスに割当てた組合わせの一例を示すものである。

【0010】 【表1】

信 号 名	プラグ ソケット	シーケンス
電源端子	シーケンス端子 シーケンス端子	[1]
パス信号端子 例1	シーケンス端子 様 準 端 子	(2)
パス信号端子 例2	標 準 端 子 シーケンス端子	ע
パスロック用信号端子	標 端 子 標 準 端 子	(3)

【0011】図3は、このような割当てによる活線挿抜時の各信号端子の投入又は除去のシーケンスの波形図である。同図に示すシーケンスは、前記プラグ及びソケッ 30トのシーケンス端子と標準端子との組合わせで3段シーケンスに構成され、これにより、図中第1段~第3段に示すように、挿入時には電源端子→パス信号端子→パスロック用信号端子の順に投入され、抜去時にはパスロック用信号端子→パス信号端子→電源端子の順に除去される。ここで、このパスロック用信号端子は、活線挿抜時にパックプレーンに接続されるパス信号用パッファをロックするパスロック信号を生成するために使用される。

【0012】図4は、上記の生成動作を行うパスパッファロック用回路の構成図で、前記図6の電子装置で本発 40 明を行う回路の一例を示している。図において、3つのシーケンス端子 (1), (2)及び (3)は第1表のシーケンス(1), (2)及び (3)に対応するもので、パスロック用信号端子 (3)は図6のプリント板内部回路14内の他のOv端子とは接続されないことになっている。パスロック信号は、図3の第3段及び第4段に示す如く、パスロック用信号により生成され、挿入時は電源端子投入と同時にONになってパスパッファ11,12及び13をロックし、パスロック用信号の投入後にOFFになってロックを解除する。また抜去時は最初にO 50

Nになって電源端子の抜去までONを継続し、基板の挿抜中パスパッファ11,12及び13を確実にロックして、パックプレーンのパス信号の優乱を防ぐ。更に、電源の先挿入・後抜去により、当該プリント板の電子部品の破壊を防止することになる。ここで、パス信号とパスロック用信号とを同じシーケンスにしなかった理由は、同じシーケンスでも挿抜時に端子間の投入と除去に若干の時間差があり、パスロック信号がONになる前にパス信号を投入又は除去される可能性があるからである。電源とパス信号端子とを別のシーケンスにしたのも、電源がパス信号に対して、確実に先挿入・後抜去するためである。

【0013】ブリント板の挿抜は、通常、人間が行うので、操作速度にバラつきがあり、3種類に分類した端子間の時間差は、その操作速度に依存する。ブリント板の挿入時にバスロック信号を一定時間以上ONにしておきたいときには、図5に示す如くタイマ51を配設すれば、図3の第5段及び第6段に示す如く、簡単に時間T1だけONにすることができる。


[0014] 本実施例では、活線挿抜が可能なので、二 選化したプリント板で通電状態のまま故障ボードの交換 を実施することができる。計装系ではシステム全体を停 止せずに一部ループの停止のみで故障プリント板を交換

したり、ループの増設又は削除するプリント板の挿抜が必要とされるが、本実施例はこれを可能にする。そして、プリント板の活線挿抜時に電源の先挿入一後抜去の手順とバスパッファ回路のロックを確実に行えるので、バス信号の優乱を防止すると共に他プリント板の誤動作を防ぐことができ、挿抜を行うプリント板に実装された電子部品の破壊を防ぐことも可能になり、その結果、装置やシステムの稼働率を大幅に向上させる効果が明らかである。

### [0015]


【発明の効果】以上述べたとおり、本発明によれば、二 重化したプリント板では通電状態のまま故障プリント板 を交換したり、計装系ではシステム全体を停止せずにル ープを増設又は削除することができ、その括線挿抜時に

【図1】



【図3】

実施例の各信号シーケンスの変形図



バス信号の摂乱や他プリント板の誤動作を防ぎ、装置と システムの稼働率を向上させる括線挿抜方式を提供する ことができる。

6

### 【図面の簡単な説明】


- 【図1】本発明の一実施例の斜視図。
- 【図2】本発明のコネクタの説明図。
- 【図3】実施例の信号シーケンスの波形図。
- 【図4】パスパッファロック用回路の構成図。
- 【図5】パスロック回路の回路図。

### 10 【図6】従来例の構成図。

### 【符号の説明】


1…プリント板、2…パックプレーン、3…電源、4…サブラック、5…ブラグ、6…ソケット、11, 12,13…パッファ、14…ブリント板内部回路。

### 【図2】



【図4】

### パスパッファロック用回路の構成図



[図5]

ポスロック回路の構成図 電源端子(+ 5 V) ポスロック用 信号端子(0 V) 電源端子(0 V)

(図6)